OpenAIが、AIモデルを使って自社のAIアクセラレータ「Jalapeño」の設計を進めたという話だ。しかも単に「AIを使いました」という程度ではなく、設計の前半部分で実際にLLMを組み込み、試作から量産に向かう流れをかなり短縮したとされている。半導体設計はもともと長い工程で知られるが、その時間をどこまで圧縮できるのかは、AI業界全体にとっても気になる。この記事は、その実例をOpenAI自身のケースから見せている。
IEEE Spectrumの記事が伝えているのは、OpenAIが25日に全面公開したAIアクセラレータ「Jalapeño」の設計プロセスだ。Jalapeñoは、最大13.4 petaflopsの4-bit計算性能を持ち、232 gigabytesのHBM4メモリにアクセスできる。帯域は15.4 terabytes per secondに達し、OpenAIが示したベンチマークでは、NvidiaのGB300と比べて、プロンプトから最後のトークンまでの遅延を最大3.6倍縮められるとしている。しかも消費電力はより少ないという。もっとも、これが実運用でそのまま出るかはまだ分からない。OpenAIの推論基盤に本格投入されてから評価が固まる、という段階だ。
ただ、このニュースの核心は性能の数字だけではない。Jalapeñoは、最初の構想から最初のsiliconができるまで20か月未満だった。さらに、chipの論理を定義するRTLコードができてからtape-out、つまり製造に回す段階に入るまでが9か月しかなかった。半導体の世界ではかなり速い流れだが、OpenAIはこの短さを、LLMを設計フローに取り込んだことと結びつけている。
OpenAIのhardware担当副社長Richard Hoは、LLMがエンジニアに“superpowers”を与えたと語る。ただし、AIが人間を置き換えたという話ではない。最終判断はあくまでエンジニアが握っており、AIは探索できる設計案の数を増やし、試行錯誤を速くした、という位置づけだ。Jalapeñoを設計したチームは平均して100人未満で、現在も100人前後だという。この規模にはsystem designやsoftware、supply chainまで含まれるが、Broadcomの人員は含まれない。OpenAIはBroadcomと組み、役割分担をした。OpenAI側が推論アクセラレータ、memory hierarchy、networkingを含む全体設計を担い、Broadcomが「gates以降」のphysical designを担当した。
LLMが効いた場所として記事が詳しく触れているのは、front-endの設計だ。OpenAIはAccelerated Hardware Synthesis（XLS）という、Google発のオープンソースのhigh-level synthesisチェーンを軸にした。これは、Rustに似たDSLXやC++で設計を書き、それをVerilogに変換する仕組みだ。Chris Learyは、AIはソフトウェアっぽい作業のほうが得意で、XLSはその点で相性が良かったと説明している。LLMが自然言語やコードを理解できるので、chip設計のように「言語的」な部分に向いている、という見方はUniversity of MarylandのAnkur Srivastavaも同じだ。
設計後半のbackendは主にBroadcomに渡されたが、OpenAIもそこでAIを使わなかったわけではない。初期chipが5月に戻ってきたあと、内部AIモデルをベンチマーク用ソフトの設計に回した。たとえばDeepSeekのmulti-head latent attention kernel benchmarkでは、理論上の上限に対する性能が0.31 percentから88.94 percentまで、約40時間で跳ね上がったという。Hoはこの結果は再現可能だとしており、今後は試作品が戻ってから量産へ進むまでの時間を短くできると見ている。
さらに記事は、使われたモデルそのものも進化していたと伝える。初期にはo3のようなモデルが助けになり、プロジェクト終盤には、のちに公開されるGPT-6 Astraの前段にあたるモデル群が使えたという。新しいモデルはVerilogを直接扱え、将来的には専用の設計ツールもかなり自律的に動かせる可能性がある。Hoは、社内でchip設計向けにfine-tuneしたLLMも使っていたと認めているが、詳細は明かしていない。OpenAIは、このプロジェクトで得た知見を商用モデルにも戻していく考えだという。
まず驚くのは、Jalapeñoの性能そのものより、OpenAIが設計チームの小ささと速さを同時に語っている点だと思う。半導体は人を増やせば速くなる、とは単純にいかない。設計を知る人、検証する人、物理実装に落とす人、製造を回す人がそろって初めて進む世界だからだ。そこにLLMが入ると、人数を増やさずに試行回数を増やせる。OpenAIが強調しているのは、まさにその「反復の密度」だろう。人を置き換える話ではなく、1人あたりの探索幅を広げる話として見ると、かなり筋が通る。
この記事を読んで面白いのは、LLMが一番効いたのが、いわゆる最先端の物理設計ではなく、XLSを使った前半のフローだという点だ。chip設計というと、配線やレイアウトのような“ハード”な作業にAIが効くイメージを持ちやすい。でも実際には、設計文書、RTL、Verilog、検証コードのように、言語とコードが混ざった領域がかなり大きい。LLMはそこに強い。つまり、AIの価値は「難しい物理を直感で解く」より、「人間が読める形の複雑さを、機械が回せる形に崩す」ことにあるのではないかと思う。ここは今後、chip設計以外の機械設計や制御系にも広がる可能性がある。
OpenAIの話をそのまま「AIだけでchipを作った」と受け取るのは危ない。実際にはBroadcomがかなり重要な役回りを担っている。OpenAIは全体設計とfront-endを握り、Broadcomがphysical designを担当した。これは、AI時代のものづくりがどう進むかを考えるうえでかなり示唆的だと思う。つまり、最先端企業が全部を内製して閉じるのではなく、AIで速く回せる領域を自前で持ちつつ、製造や実装の深い部分は既存の強いパートナーと組む。無理に全部をAI化するより、そのほうが現実的だ。新しい道具は、既存の産業構造を一気に壊すより、役割分担を変えていく形で入ってくることが多い。
Jalapeñoの記事でいちばん重要なのは、初期chipが戻ってきた後の改善速度だと思う。ベンチマークの性能を0.31 percentから88.94 percentへ、約40時間で引き上げた、という話は派手だが、意味しているのは「試作後の立ち上がりが短くなる」ということだ。chipは作って終わりではなく、動かして、ソフトを詰めて、ようやく本番に入る。その時間が縮めば、製品投入の感覚そのものが変わる。AIモデルが進化するほど、この短縮はさらに効くだろう。だからこれは単なる一件の成功談ではなく、chip開発のサイクル全体が圧縮される前触れとして読むべきだと思う。
参考: How OpenAI Used Its Own LLMs to Design Its Jalapeño Chip
