IBMがまたやりました。
2026年6月、同社は世界初という「sub-1 nanometer（1nm未満）」のチップ技術を発表しました。正確には、0.7nm、つまり7 angstromノードのトランジスタ構造を使った技術です。
ここで大事なのは、単に「もっと細かく刻めました」という話ではないことです。半導体はずっと、小さくして速く、安く、省電力にする方向で進化してきました。でも、その延長線上でそろそろ限界が見え始めていた。今回の発表は、その限界に対して「まだ別の道がある」と示したようなものだと思います。
半導体の世界では、nm（ナノメートル）はとにかく小さい。1nmは100万分の1mmです。髪の毛より何万倍も細い世界で、さらにその下を狙うわけですから、もう“職人芸”という言葉では足りません。
ただし、ここで少し注意が必要です。最近の「○nmノード」は、昔のように「本当にそのサイズの線がある」という意味ではなく、世代名に近いです。なので「0.7nmだから物理的にその寸法」という単純な話ではありません。それでも、この呼び方が示しているのは、業界の技術世代がそこまで来た、という強いサインです。
IBMはこの技術で、名刺サイズのチップにほぼ1000億個ではなく、約1000億個弱のトランジスタを詰め込んだとしています。しかも、2021年に発表した2nmチップのほぼ2倍の密度だというのですから、なかなか派手です。
私はここがかなり面白いと思いました。半導体の進化って、昔は「縮めれば勝ち」だったのですが、いまは縮めるだけでは苦しい。そこでIBMは、ただ小さくするのではなく、構造そのものを変えた。発想の転換としてかなり気持ちがいいニュースです。
今回の主役は「nanostack」という新しいトランジスタ構造です。
トランジスタは、チップの中で電気の流れを制御する超重要部品で、いわば半導体の“スイッチ”です。
IBMのnanostackは、業界初とされる3Dのnanosheetベース設計です。nanosheet自体も、今の最先端チップで使われる有力な構造ですが、nanostackはそれをさらに発展させて、トランジスタを縦に積み重ねるように配置します。平面に並べるだけではなく、奥行きを使って詰め込むわけです。
このやり方のいいところは、面積を節約しながら、性能や消費電力をより細かく調整できることです。さらに、積層した各層で異なる材料の組み合わせを使えるので、上の層と下の層で役割を分けるような設計も可能になります。かなり贅沢な作り方です。
しかもIBMは、この構造がただの絵空事ではないことも示しています。超薄い絶縁膜の接合、2つのチャネルを扱う設計、実際に動くCMOS inverterの動作などを通じて、物理的に作れることを実証したとしています。机上の空論ではなく、ちゃんと電気が流れて計算できるところまで確認した、というのは大きいです。
IBMによる公開済みの技術結果では、この新しいチップは、2nm世代と比べて最大50%高い性能、あるいは70%高いエネルギー効率を見込めるとされています。
この数字、かなり強いです。
性能が上がるということは、同じ時間でより多くの処理ができるということ。省電力化は、データセンターの電気代や発熱を減らせるということです。とくに生成AIのように計算量がえげつない分野では、性能よりも省電力の価値が急に跳ね上がります。GPUやAIアクセラレータだけの話ではなく、周辺のロジックやメモリとの組み合わせまで効いてくるからです。
IBMは、この技術がクラウド基盤や次世代電子機器、生成AIの計算を押し上げるとしています。これはかなり筋がいい見立てだと思います。いまのAIは、モデルを大きくするほど電力と熱が重くのしかかるので、チップの効率改善はほぼそのまま競争力になります。
.jpg)
ここは冷静に見ておきたいところです。IBMは「早ければ今後5年以内に生産へ」という見通しを示していますが、これはあくまでロードマップ上の話です。研究室で動くことと、量産ラインで安定して作れることの間には、かなり大きな壁があります。
半導体は1回動けば終わりではなく、何十万、何百万と作っても同じ品質で出せるかが勝負です。しかも、極小化が進むほど歩留まりは難しくなる。材料、製造装置、検査、設計ツールまで全部が噛み合わないと前に進めません。なので、今回の発表は「完成品がもう買える」というより、「次の10年を見据えた道筋を示した」と受け取るのが自然です。
それでも、IBMがここまで踏み込めたのは大きいです。半導体業界は今、単純な微細化だけではなく、3D化や新材料、製造プロセスの刷新に活路を見いだしています。nanostackはまさにその流れのど真ん中にある技術です。
IBMは昔から半導体研究で存在感があります。1960年代の初期半導体から、世界初の2nmノードまで、節目ごとに名前が出てくる会社です。今もAIハードウェア、論理回路、量子プロセッサまで含めて次世代計算基盤を追いかけています。
今回の研究も、ニューヨーク州アルバニーの研究施設で進められていて、そこにはHigh NA EUV lithography toolが導入される予定だとしています。これは、超高精度で回路を焼き付けるための次世代装置で、極小チップを作るには欠かせません。
しかもIBMは、Lam Research、Tokyo Electron、SCREEN Semiconductor Solutionsといった企業と協力し、新しいHigh NA EUVの工程や装置の開発を進めてきたそうです。半導体は一社で完結しないので、こうした連携の厚みがそのまま強さになります。個人的には、IBMのこういう「研究を研究で終わらせない」執念は見ていて気持ちいいです。
今回の発表文の中で、IBMはAnderonという量子ファウンドリ計画にも触れています。これは量子チップを製造するための専門会社で、IBMの量子計算と半導体の知見を持ち寄る構想です。
直接の話題はsub-1nmチップですが、こういう動きが並んでいるのを見ると、IBMは「AI向けの計算基盤」と「量子計算の製造基盤」を同時に押さえにいっているようにも見えます。もしこれがうまく回れば、単なる研究発表の会社ではなく、次世代計算インフラの土台を持つ企業としてかなり強い。そう感じます。
今回の発表で重要なのは、「ムーアの法則はもう終わり」と雑に片づけるには早い、という事実です。少なくともIBMは、トランジスタを小さくするだけでなく、立体化し、材料を分け、構造を変えることで、まだ伸びしろを作れると示しました。
もちろん、これで全てのスマホやPCがすぐ爆速になるわけではありません。そこは期待しすぎないほうがいいです。けれど、データセンター、AI、研究用途、特定の高性能計算では、この種の技術がじわじわ効いてきます。5年後、10年後のチップの姿を先に見せた、そんなニュースです。
私はこの発表を、派手な新製品というより「半導体の未来地図の更新」として見るのがしっくりきます。小さくするだけではない。積み上げる。分ける。作り方そのものを変える。ここに、今の半導体が進むべき方向がかなりはっきり出ています。
参考: IBM Debuts World’s First Sub-1 Nanometer Chip Technology
